研究内容RESEARCHES

提案するCFPE（Compact and Flexible Processing Element）アーキテクチャは、同一アーキテクチャ上で様々な視覚処理を可能とし、かつ高速性、高集積性を両立する 新しいディジタルビジョンチップを提案、開発することを目的とし，対象追跡処理、モーメント演算、高次自己相関特徴計算、エッジ近傍演算、モルフォロジ処理など、 2値画像に対する様々な処理を実行可能なものである。

CFPEアーキテクチャでは、(1)再帰的処理による画素局所演算の実現、(2)画素局所演算と総和演算の回路共通化、(3)ダイナミック回路などによる回路要素のコンパクト化という3つの設計方針に基づき、記憶回路や制御信号に対する入力信号選択回路を可能な限りコンパクト化し、処理の汎用性をある程度保った上で、画素ディジタル回路面積の大幅な縮小化を実現した。

設計したビジョンチップアーキテクチャについて、画素毎の処理ブロックを右上図、ゲートレベルで記述したものを右中図に示す。これらの回路アーキテクチャは、膨張・収縮操作11.6ns、エッジ検出11.6ns、対象追跡13.6ns、オイラー数55μs（いずれも256×256画素時)などの各種2値画像処理が高速に動作することをシミュレーションにより確認した。

本アーキテクチャに基づき、0.35μm CMOSプロセスを用いた16×16画素試作チップ（2.5mm×2.0mm）の開発を行った。 試作チップは画素回路規模が40トランジスタ、画素サイズが33μm×33μmとなった。この回路規模に基づくとＣＦＰＥアーキテクチャに基づくビジョンチップとして、1cm角におよそ100,000画素程度を集積可能である。